Mode切り替えについて

clk_config[6]の値でモードの切り替えができるようです。

モードを切り替えると挙動が変わるようで、いくつかの設定も一緒に変えるがあるかもしれないです。

ちゃらく読んだ感じではDASモードではtrgでデータの取得を制御するっぽいです。

これらのパラメータのうちclk_config[6:0]、trg、hb_trg、bx_sync_trg、smeは物理的につながるべきもので、BYPASS、SOCFG[3:0]はI2C経由で書き込むべきものであるようです。

SAMPAのピンリストと SAMPAの配線をみながら物理配線を確認していくと以下のようになっていました。

すべてのSAMPAチップのclk_config[6]がFPGA上のCLK_CFG[6:0]に接続
trgは差動信号でS_TRG_PとS_TRG_Nになっていて個別に設定(S_TRG_[P/N][chip number])
hb_trgも差動信号でS_HB_TRG_PとS_HB_TRG_Nになっていて個別に設定(S_HB_TRG_[P/N][chip number])
bx_sync_trgも差動信号でS_BX_SYNC_TRG_PとS_BX_SYNC_TRG_Nになっていて個別に設定(S_BX_SYNC_TRG_[P/N][chip number])
smeはGNDにつながっていて常に0

その他メモ

BYPASS[3:0]	SerialOut[0] に出るもの
`0x0`	Serializer 0
`0x1`	`bx_sync` input の feed-through
`0x2`	`trg` input の feed-through
`0x3`	`hb_trg` input の feed-through
`0x4`	neighbour input (`dinN`) の feed-through
`0x5`	delayed neighbour input (`dinN_del`) の feed-through
`0x6`	31-bit LFSR generator の出力
`0x7`	ADC test serializer の出力
`0x8`	digital part 用の内部 ADC clock (10/20 MHz)
`0x9`	内部 serial out clock / 2
`0xA`	内部 bunch crossing clock (40 MHz)
`0xB`	analog part 用の内部 ADC clock (10/20 MHz)
`0xC`	analog part 用の内部 SAR ADC statemachine clock (80/160 MHz)
`0xD`	ring oscillator の clock（トリガ時のみ動作, 100–220 MHz）